文献
J-GLOBAL ID:201802267349645741
整理番号:18A0728622
位相ブレンダを持つデュアル遅延線を用いた8.9mW,0.6~2GHz高速同期遅延同期ループ【JST・京大機械翻訳】
A 8.9 mW, 0.6-2 GHz fast locking delay-locked loop using dual delay lines with phase blender
著者 (4件):
Kim Sanglok
(College of Information and Communication Engineering Sungkyunkwan University, Korea)
,
Oh SeongJin
(College of Information and Communication Engineering Sungkyunkwan University, Korea)
,
Kang Kyung-tae
(College of Information and Communication Engineering Sungkyunkwan University, Korea)
,
Lee Kang-Yoon
(College of Information and Communication Engineering Sungkyunkwan University, Korea)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ICEIC
ページ:
1-3
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)