文献
J-GLOBAL ID:201802267895584542
整理番号:18A0195516
1サイクル補正ペナルティを持つ新しい誤差マスキングフリップフロップ【Powered by NICT】
A new error masking flip-flop with one cycle correction penalty
著者 (4件):
Yong Zhenqiang
(State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
,
Xiang Xiaoyan
(State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
,
Chen Chen
(State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
,
Meng Jianyi
(State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ASICON
ページ:
72-75
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)