文献
J-GLOBAL ID:201802267987869436
整理番号:18A0838614
プロセッサとアルゴリズム実装を比較するためのエネルギー遅延適合積【JST・京大機械翻訳】
Energy-Delay-FIT Product to compare processors and algorithm implementations
著者 (5件):
Fratin V.
(Institute of Informatics, UFRGS, Porto Alegre, Brazil)
,
Oliveira D.
(Institute of Informatics, UFRGS, Porto Alegre, Brazil)
,
Navaux P.
(Institute of Informatics, UFRGS, Porto Alegre, Brazil)
,
Carro L.
(Institute of Informatics, UFRGS, Porto Alegre, Brazil)
,
Rech P.
(Institute of Informatics, UFRGS, Porto Alegre, Brazil)
資料名:
Microelectronics Reliability
(Microelectronics Reliability)
巻:
84
ページ:
112-120
発行年:
2018年
JST資料番号:
C0530A
ISSN:
0026-2714
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)