文献
J-GLOBAL ID:201802270787658958
整理番号:18A0727387
データ並列ハードウェアアーキテクチャのための最適スケジューリングアルゴリズム【JST・京大機械翻訳】
An optimal scheduling algorithm for data parallel hardware architectures
著者 (4件):
Amari Imen
(National Engineering School of Tunis (ENIT), Communications Systems Laboratory (SysCom), University of Tunis El Manar (UTM), Tunisia)
,
Rebaya Asma
(National Engineering School of Tunis (ENIT), Communications Systems Laboratory (SysCom), University of Tunis El Manar (UTM), Tunisia)
,
Gasmi Kaouther
(National Engineering School of Tunis (ENIT), Communications Systems Laboratory (SysCom), University of Tunis El Manar (UTM), Tunisia)
,
Hasnaoui Salem
(National School of Engineering of Bizerte (ENIB), Communications Systems Laboratory (SysCom), University of Carthage, Tunisia)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
IINTEC
ページ:
111-117
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)