文献
J-GLOBAL ID:201802274959446197
整理番号:18A1258860
ゲートレベルでの可逆論理の実装【JST・京大機械翻訳】
Implementation of reversible logic at gate level
著者 (1件):
Kalavakolanu S R Sastry
(Dept. of E C E, DVR & DHS MIC College of Technology, Kanchikacherla)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ICISC
ページ:
959-963
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)