文献
J-GLOBAL ID:201802280073840751
整理番号:18A2037449
FPGAを用いた効率的な巡回冗長性チェック-32の設計【JST・京大機械翻訳】
Design of Efficient Cyclic Redundancy Check-32 using FPGA
著者 (2件):
Abdulnabi Mohamed S.
(Computer and Network Engineering, Sudan University of Science and Technology, Khartoum, Sudan)
,
Ahmed Hisham
(Electronics Engineering, Sudan University of Science and Technology, Khartoum, Sudan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ICCCEEE
ページ:
1-5
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)