文献
J-GLOBAL ID:201802280482138291
整理番号:18A0202018
SystemVerilogを用いたフラッシュA DCの実数モデル化【Powered by NICT】
Real number modeling of a flash ADC using SystemVerilog
著者 (2件):
Georgoulopoulos Nikolaos
(Dept. of Electrical and Computer Engineering, Aristotle University of Thessaloniki, Thessaloniki, Greece)
,
Hatzopoulos Alkiviadis
(Dept. of Electrical and Computer Engineering, Aristotle University of Thessaloniki, Thessaloniki, Greece)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
PACET
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)