文献
J-GLOBAL ID:201802281691758993
整理番号:18A0942816
深い畳込みニューラルネットワークのための効率的ハードウェアアーキテクチャ【JST・京大機械翻訳】
Efficient Hardware Architectures for Deep Convolutional Neural Network
著者 (3件):
Wang Jichen
(School of Electronic Science and Engineering, Nanjing University, Nanjing, China)
,
Lin Jun
(School of Electronic Science and Engineering, Nanjing University, Nanjing, China)
,
Wang Zhongfeng
(School of Electronic Science and Engineering, Nanjing University, Nanjing, China)
資料名:
IEEE Transactions on Circuits and Systems 1: Regular Papers
(IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻:
65
号:
6
ページ:
1941-1953
発行年:
2018年
JST資料番号:
C0226B
ISSN:
1549-8328
CODEN:
ITCSCH
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)