文献
J-GLOBAL ID:201802283735371912
整理番号:18A1770381
アナログ/RF回路合成のための多目的Bayes最適化【JST・京大機械翻訳】
Multi-objective Bayesian Optimization for Analog/RF Circuit Synthesis
著者 (5件):
Lyu Wenlong
(State Key Lab of ASIC & System, Microelectronics Department, Fudan University, China)
,
Yang Fan
(State Key Lab of ASIC & System, Microelectronics Department, Fudan University, China)
,
Yan Changhao
(State Key Lab of ASIC & System, Microelectronics Department, Fudan University, China)
,
Zhou Dian
(State Key Lab of ASIC & System, Microelectronics Department, Fudan University, China)
,
Zeng Xuan
(State Key Lab of ASIC & System, Microelectronics Department, Fudan University, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
DAC
ページ:
1-6
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)