文献
J-GLOBAL ID:201802283737300351
整理番号:18A0195527
高速アナログ回路の性能に及ぼすプロセス/レイアウト影響の解析と特性化【Powered by NICT】
Analysis and characterization of process/layout impacts on the performance of high-speed analog circuits
著者 (5件):
Zhao Long
(Shanghai Research Institute of Microelectronics, Peking University, Shanghai 201203, China)
,
Zou Feng
(Shanghai Research Institute of Microelectronics, Peking University, Shanghai 201203, China)
,
Yang Josh
(Semiconductor Manufacturing International Corporation, Shanghai 201203, China)
,
Tang Tianshen
(Semiconductor Manufacturing International Corporation, Shanghai 201203, China)
,
Cheng Yuhua
(Shanghai Research Institute of Microelectronics, Peking University, Shanghai 201203, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ASICON
ページ:
116-119
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)