文献
J-GLOBAL ID:201802285640735484
整理番号:18A0243026
垂直積層片持n型ポリシリコン無接合ナノワイヤトランジスタとその直列抵抗限界【Powered by NICT】
Vertically Stacked Cantilever n-Type Poly-Si Junctionless Nanowire Transistor and Its Series Resistance Limit
著者 (5件):
Chung Chris Chun-Chih
(Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan)
,
Shen Chiuan-Huei
(Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan)
,
Lin Jer-Yi
(Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan)
,
Chin Chun-Chieh
(Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan)
,
Chao Tien-Sheng
(Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
65
号:
2
ページ:
756-762
発行年:
2018年
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)