文献
J-GLOBAL ID:201802287326995037
整理番号:18A1148109
低電力高速16T 1ビットハイブリッド全加算器【JST・京大機械翻訳】
A low-power high-speed 16T 1-Bit hybrid full adder
著者 (3件):
Agrawal Priya
(Electronics and Comm. Engg., MANIT, Bhopal, India)
,
Raghuvanshi D.K.
(Electronics and Comm. Engg., MANIT, Bhopal, India)
,
Gupta M.K.
(Electronics and Comm. Engg., MANIT, Bhopal, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
RISE
ページ:
348-352
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)