文献
J-GLOBAL ID:201802288472975488
整理番号:18A1770307
タイミング投機プロセッサのためのコンパイラ誘導命令レベルクロックスケジューリング【JST・京大機械翻訳】
Compiler-guided instruction-level clock scheduling for timing speculative processors
著者 (5件):
Fan Yuanbo
(Department of Electrical Engineering and Computer Science, Northwestern University, Evanston, IL)
,
Jia Tianyu
(Department of Electrical Engineering and Computer Science, Northwestern University, Evanston, IL)
,
Gu Jie
(Department of Electrical Engineering and Computer Science, Northwestern University, Evanston, IL)
,
Campanoni Simone
(Department of Electrical Engineering and Computer Science, Northwestern University, Evanston, IL)
,
Joseph Russ
(Department of Electrical Engineering and Computer Science, Northwestern University, Evanston, IL)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
DAC
ページ:
1-6
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)