文献
J-GLOBAL ID:201902221494293920
整理番号:19A2745014
冗長マルチスレッド支援と制御フロー誤差検出により強化されたデュアルコアロッキステップ【JST・京大機械翻訳】
Dual-Core Lockstep enhanced with redundant multithread support and control-flow error detection
著者 (7件):
Pena-Fernandez M.
(Arquimea Ingenieria SLU, Leganes, Madrid, Spain)
,
Serrano-Cases A.
(Department of Computer Technology, University of Alicante, Spain)
,
Lindoso A.
(Electronic Technology Department, University Carlos III of Madrid, Spain)
,
Garcia-Valderas M.
(Electronic Technology Department, University Carlos III of Madrid, Spain)
,
Entrena L.
(Electronic Technology Department, University Carlos III of Madrid, Spain)
,
Martinez-Alvarez A.
(Department of Computer Technology, University of Alicante, Spain)
,
Cuenca-Asensi S.
(Department of Computer Technology, University of Alicante, Spain)
資料名:
Microelectronics Reliability
(Microelectronics Reliability)
巻:
100-101
ページ:
Null
発行年:
2019年
JST資料番号:
C0530A
ISSN:
0026-2714
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)