文献
J-GLOBAL ID:201902223075500139
整理番号:19A1384891
SiベースRF回路の面積サイズ低減のためのオンチップインダクタ構造(CUL)の下の回路【JST・京大機械翻訳】
Circuit Under on-chip-inductor structure (CUL) for the areal size reduction of Si-based RF circuit
著者 (9件):
Uchida Shinichi
(Renesas Electronics Corporation, Tokyo, Japan)
,
Kuwajima Teruhiro
(Renesas Semiconductor Manufacturing Co., Ltd., Japan)
,
Koh Risho
(Renesas Electronics Corporation, Tokyo, Japan)
,
Kuramoto Takafumi
(Renesas Electronics Corporation, Tokyo, Japan)
,
Ono Akio
(Renesas Semiconductor Manufacturing Co., Ltd., Japan)
,
Kamada Takuho
(Renesas Semiconductor Manufacturing Co., Ltd., Japan)
,
Iida Tetsuya
(Renesas Semiconductor Manufacturing Co., Ltd., Japan)
,
Matsumoto Akira
(Renesas Semiconductor Manufacturing Co., Ltd., Japan)
,
Nakashiba Yasutaka
(Renesas Semiconductor Manufacturing Co., Ltd., Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
EDTM
ページ:
10-12
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)