前のページに戻る
この文献は全文を取り寄せることができます
JDreamⅢ複写サービスから文献全文の複写（冊子体のコピー）をお申込みできます。
ご利用には、G-Searchデータベースサービスまたは、JDreamⅢのIDが必要です。
ご利用には、G-Searchデータベースサービスまたは、JDreamⅢのIDが必要です。
既に、G-Searchデータベースサービスまたは、JDreamⅢのIDをお持ちの方
JDreamⅢ複写サービスのご利用が初めての方
取り寄せる文献のタイトルと詳細
文献
J-GLOBAL ID：201902240985355752
整理番号：19A0106241
可逆加算器/減算器ブロックと算術論理ユニットの最小多重制御Toffoli回路のための機能設計
Function Design for Minimum Multiple-Control Toffoli Circuits of Reversible Adder/Subtractor Blocks and Arithmetic Logic Units
ALI Md Belayet
(Department of Electrical Engineering and Computer Science, Iwate University)
,
HIRAYAMA Takashi
(Department of Electrical Engineering and Computer Science, Iwate University)
,
YAMANAKA Katsuhisa
(Department of Electrical Engineering and Computer Science, Iwate University)
,
NISHITANI Yasuaki
(Department of Electrical Engineering and Computer Science, Iwate University)
資料名：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web))
巻： E101.A 号： 12 ページ： 2231-2243(J-STAGE) 発行年： 2018年
JST資料番号： U0466A ISSN： 1745-1337 資料種別： 逐次刊行物 (A)
記事区分： 原著論文 発行国： 日本 (JPN) 言語： 英語 (EN)
JDreamⅢ複写サービスとは
JDreamⅢ複写サービスは、学術文献の全文を複写（コピー）して取り寄せできる有料サービスです。インターネットに公開されていない文献や、図書館に収録されていない文献の全文を、オンラインで取り寄せることができます。J-GLOBALの整理番号にも対応しているので、申し込みも簡単にできます。全文の複写（コピー）は郵送またはFAXでお送りします
※ご利用には、G-Searchデータベースサービスまたは、JDreamⅢのIDが必要です
※初めてご利用される方は、JDreamⅢ複写サービスのご案内をご覧ください。
※ご利用には、G-Searchデータベースサービスまたは、JDreamⅢのIDが必要です
※初めてご利用される方は、JDreamⅢ複写サービスのご案内をご覧ください。