文献
J-GLOBAL ID:201902257777379005
整理番号:19A0036803
高速直列インタフェイスに基づくビット誤り率試験と誤り訂正システムの設計【JST・京大機械翻訳】
Design of a Bit Error Ratio Testing and Error Correction System Based on High-Speed Serial Interface
著者 (3件):
Zhu Lingjun
(State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
,
Wang Jian
(State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
,
Lai Jinmei
(State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ICSICT
ページ:
1-3
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)