文献
J-GLOBAL ID:201902258718368476
整理番号:19A2608364
誤り耐性応用のための電力遅延誤差効率の良い近似加算器【JST・京大機械翻訳】
Power-Delay-Error-Efficient Approximate Adder for Error-Resilient Applications
著者 (4件):
Kumar Vinay
(Department of ECE, NIT Meghalaya, Shillong 793003, Meghalaya, India)
,
Singh Ankit
(Department of ECE, NIT Meghalaya, Shillong 793003, Meghalaya, India)
,
Upadhyay Shubham
(Department of ECE, NIT Meghalaya, Shillong 793003, Meghalaya, India)
,
Kumar Binod
(Department of Electrical Engineering, IIT Bombay, Mumbai 400076, Maharashtra, India)
資料名:
Journal of Circuits, Systems, and Computers
(Journal of Circuits, Systems, and Computers)
巻:
28
号:
10
ページ:
1950171
発行年:
2019年
JST資料番号:
W0526A
ISSN:
0218-1266
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
シンガポール (SGP)
言語:
英語 (EN)