文献
J-GLOBAL ID:201902263458755347
整理番号:19A1861392
ループ遅延補償とADCベースサンプリング位相検出器を用いたタイプIディジタルリングベースPLL
Type-I Digital Ring-Based PLL Using Loop Delay Compensation and ADC-Based Sampling Phase Detector
著者 (5件):
XU Zule
(The University of Tokyo)
,
FIRDAUZI Anugerah
(Tokyo Institute of Technology)
,
MIYAHARA Masaya
(High Energy Accelerator Research Organization)
,
OKADA Kenichi
(Tokyo Institute of Technology)
,
MATSUZAWA Akira
(Tokyo Institute of Technology)
資料名:
IEICE Transactions on Electronics (Web)
(IEICE Transactions on Electronics (Web))
巻:
E102.C
号:
7
ページ:
520-529(J-STAGE)
発行年:
2019年
JST資料番号:
U0468A
ISSN:
1745-1353
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)