文献
J-GLOBAL ID:201902270971392296
整理番号:19A0460769
論理チップのための垂直積層ナノワイヤ/FinFETおよびそれに続く2D FET【JST・京大機械翻訳】
Vertically-Stacked Nanowire/FinFETs and Following 2D FETs for Logic Chips
著者 (1件):
Wakabayashi Hitoshi
(Tokyo Institute of Technology, 4259, Nagatsuta-cho, Midori-ku, Yokohama, 226-8502, Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
S3S
ページ:
1-3
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)