文献
J-GLOBAL ID:202002212521128652
整理番号:20A1230869
より高いカーディナリティからより低いカーディナリティまでの冗長な多重故障を除去することによる論理最適化法
A Logic Optimization Method by Eliminating Redundant Multiple Faults from Higher to Lower Cardinality
著者 (3件):
Wang Peikun
(Electrical Engineering and Information Systems, The University of Tokyo)
,
Gharehbaghi Amir Masaud
(VLSI Design and Education Center, The University of Tokyo)
,
Fujita Masahiro
(VLSI Design and Education Center, The University of Tokyo)
資料名:
IPSJ Transactions on System LSI Design Methodology (Web)
(IPSJ Transactions on System LSI Design Methodology (Web))
巻:
13
ページ:
35-38(J-STAGE)
発行年:
2020年
JST資料番号:
U0110A
ISSN:
1882-6687
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
日本 (JPN)
言語:
英語 (EN)