文献
J-GLOBAL ID:202002228476676443
整理番号:20A1961988
SoCにおける供給雑音低減のための正確なデキャップ推定と割当のためのCADアプローチ【JST・京大機械翻訳】
A CAD Approach for Accurate Decap Estimation and Allocation for Supply Noise Reduction in SoC
著者 (3件):
Mitra Partha
(Brainware Group of Institutions,Department of Electronics and Communication Engineering,Kolkata,India,700125)
,
Alok Prerna
(Cognizant Technology Solutions,Kolkata,India,700157)
,
Sarkar Angsuman
(Kalyani Government Engineering College,Department of Electronics and Communication Engineering,Kalyani,India,741235)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
VLSI DCS
ページ:
279-282
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)