文献
J-GLOBAL ID:202002228631188248
整理番号:20A1201028
4次桁上げ先読み加算器を用いた低電力高速乗算器の設計と実装【JST・京大機械翻訳】
Design and implementation of low power and high speed multiplier using quaternary carry look-ahead adder
著者 (2件):
Muralidharan V.
(Department of Electronics and Communication Engineering, Christ the King Engineering College, Coimbatore, India)
,
Sathish Kumar N.
(Department of Electronics and Communication Engineering, Sri Ramakrishna Engineering College, Coimbatore, India)
資料名:
Microprocessors and Microsystems
(Microprocessors and Microsystems)
巻:
75
ページ:
Null
発行年:
2020年
JST資料番号:
H0781A
ISSN:
0141-9331
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)