文献
J-GLOBAL ID:202002246437459188
整理番号:20A0221259
極符号のための低遅延ハードウェア実装アーキテクチャ【JST・京大機械翻訳】
A Low Latency Hardware Implementation Architecture for Polar Code
著者 (3件):
Liu Minnan
(School of Information and Electronics Beijing Institute of Technology,Beijing,China)
,
Chen Chaofan
(School of Information and Electronics Beijing Institute of Technology,Beijing,China)
,
Ma Yongfeng
(School of Information and Electronics Beijing Institute of Technology,Beijing,China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
ICCT
ページ:
1443-1448
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)