文献
J-GLOBAL ID:202002254714041326
整理番号:20A1961996
Spartan6 FPGAボードにおけるVHDLと実装を用いた組込み自己テスト(BIST)可能メモリ(RAM)の実現【JST・京大機械翻訳】
Realization of Built-In Self Test(BIST) Enabled Memory(RAM) Using VHDL and Implementation in Spartan6 FPGA board
著者 (3件):
Tewary Tapas
(Academy of Technology,ECE Department,Bandel,W.B.,India)
,
Dey Shanu
(Academy of Technology,ECE Department,Adisaptagram,W.B.,India)
,
Roy Supratim
(Meghnad Saha Institute of Technology,ECE Department,Kolkata,W.B.,India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
VLSI DCS
ページ:
322-326
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)