文献
J-GLOBAL ID:202002265264306499
整理番号:20A1898743
スケーラブルオンチップ学習のためのドメイン壁シナプスベースクロスバニューラルネットワークにおけるシナプスセル最適化とバックプロパゲーションアルゴリズム実装【JST・京大機械翻訳】
Synapse cell optimization and back-propagation algorithm implementation in a domain wall synapse based crossbar neural network for scalable on-chip learning
著者 (3件):
Kaushik Divya
(Department of Electrical Engineering, Indian Institute of Technology Delhi, New Delhi, Delhi-110016 India)
,
Sharda Janak
(Department of Electrical Engineering, Indian Institute of Technology Delhi, New Delhi, Delhi-110016 India)
,
Bhowmik Debanjan
(Department of Electrical Engineering, Indian Institute of Technology Delhi, New Delhi, Delhi-110016 India)
資料名:
Nanotechnology
(Nanotechnology)
巻:
31
号:
36
ページ:
364004 (10pp)
発行年:
2020年
JST資料番号:
W0108A
ISSN:
0957-4484
CODEN:
NNOTER
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)