文献
J-GLOBAL ID:202002265772604124
整理番号:20A1813466
メモリ帯域幅制限負荷のための2X帯域幅バースト6T-SRAM【JST・京大機械翻訳】
2X-Bandwidth Burst 6T-SRAM for Memory Bandwidth Limited Workloads
著者 (6件):
Augustine Charles
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Paul Somnath
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Majumder Turbo
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Tschanz James
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
Khellah Muhammad
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
,
De Vivek
(Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
VLSI Circuits
ページ:
1-2
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)