文献
J-GLOBAL ID:202002267778953271
整理番号:20A2648294
アバランシェモード下の並列接続SiC-JFETの電流バランスのためのゲート駆動回路【JST・京大機械翻訳】
Gate drive circuit for current balancing of parallel-connected SiC-JFETs under avalanche mode
著者 (4件):
Takamori Taro
(Tokyo Metropolitan University, Tokyo, Japan)
,
Wada Keiji
(Tokyo Metropolitan University, Tokyo, Japan)
,
Saito Wataru
(Kyushu University, Fukuoka, Japan)
,
Nishizawa Shin-ichi
(Kyushu University, Fukuoka, Japan)
資料名:
Microelectronics Reliability
(Microelectronics Reliability)
巻:
114
ページ:
Null
発行年:
2020年
JST資料番号:
C0530A
ISSN:
0026-2714
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)