文献
J-GLOBAL ID:202002269704674281
整理番号:20A2617424
STT-MRAMのためのニューラルネットワークベース動的閾値検出のFPGA実装【JST・京大機械翻訳】
The FPGA Implementation of Neural Network-Based Dynamic Threshold Detection for STT-MRAM
著者 (4件):
Xie Shanggang
(Hangzhou Dianzi University,Department of Electronics and Information,Hangzhou,China)
,
Huang Jiye
(Hangzhou Dianzi University,Department of Electronics and Information,Hangzhou,China)
,
Cai Kui
(Singapore University of Technology and Design,Science and Math Cluster,Singapore)
,
Mei Zhen
(Singapore University of Technology and Design,Science and Math Cluster,Singapore)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
CSNDSP
ページ:
1-6
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)