文献
J-GLOBAL ID:202002272524634857
整理番号:20A2553478
サージ電圧抑制とスイッチング損失低減のための三相インバータ回路のためのディジタルアクティブゲート制御【JST・京大機械翻訳】
Digital active gate control for a three-phase inverter circuit for a surge voltage suppression and switching loss reduction
著者 (8件):
Yamaguchi Daiki
(Tokyo Metropolitan University,Tokyo,Japan)
,
Cheng Yu Shan
(Tokyo Metropolitan University,Tokyo,Japan)
,
Mannen Tomoyuki
(Tokyo Metropolitan University,Tokyo,Japan)
,
Obara Hidemine
(Yokohama National University,Kanagawa,Japan)
,
Wada Keiji
(Tokyo Metropolitan University,Tokyo,Japan)
,
Sai Toru
(The University of Tokyo,Tokyo,Japan)
,
Takamiya Makoto
(The University of Tokyo,Tokyo,Japan)
,
Sakurai Takayasu
(The University of Tokyo,Tokyo,Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
ECCE
ページ:
3782-3787
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)