文献
J-GLOBAL ID:202002273790049469
整理番号:20A0954758
33.3バイアスイッチFPGA Al応用のための65nm CMOS実装とアーキテクチャ拡張【JST・京大機械翻訳】
33.3 Via-Switch FPGA: 65nm CMOS Implementation and Architecture Extension for Al Applications
著者 (14件):
Hashimoto Masanori
(Osaka University,Suita,Japan)
,
Bai Xu
(NEC,Tsukuba,Japan)
,
Banno Naoki
(NEC,Tsukuba,Japan)
,
Tada Munehiro
(NEC,Tsukuba,Japan)
,
Sakamoto Toshitsugu
(NEC,Tsukuba,Japan)
,
Yu Jaehoon
(Osaka University,Suita,Japan)
,
Doi Ryutaro
(Osaka University,Suita,Japan)
,
Araki Yusuke
(Kyoto University,Kyoto,Japan)
,
Onodera Hidetoshi
(Kyoto University,Kyoto,Japan)
,
Imagawa Takashi
(Ritsumeikan University,Kusatsu,Japan)
,
Ochi Hirovuki
(Ritsumeikan University,Kusatsu,Japan)
,
Wakabayashi Kazutoshi
(NEC,Kawasaki,Japan)
,
Mitsuyama Yukio
(Kochi University of Technology,Kami,Japan)
,
Suuibayashi Tadahiko
(NEC,Tsukuba,Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
ISSCC
ページ:
502-504
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)