文献
J-GLOBAL ID:202002277968213306
整理番号:20A0830704
HV60V N/PLDMOSデバイスにおけるドレイン側ヘテロ接合デバイス添加のESDイミュニティへの影響【JST・京大機械翻訳】
ESD Immunity Impacts of the Drain-Side Heterojunction Device Addition in HV 60 V n/pLDMOS Devices
著者 (5件):
Fan Sheng-Kai
(National United University,Department of Electronic Engineering)
,
Chen Shen-Li
(National United University,Department of Electronic Engineering)
,
Jhou Yu-Lin
(National United University,Department of Electronic Engineering)
,
Wu Pei-Lin
(National United University,Department of Electronic Engineering)
,
Lin Po-Lin
(National United University,Department of Electronic Engineering)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
GCCE
ページ:
81-82
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)