文献
J-GLOBAL ID:202002281972906018
整理番号:20A0972982
FPGA上の自己時間データ駆動プロセッサのためのパイプラインステージレベルシミュレーション法【JST・京大機械翻訳】
Pipeline Stage Level Simulation Method for Self-Timed Data-Driven Processor on FPGA
著者 (4件):
Yoshikawa Senri
(University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan)
,
Sannomiya Shuji
(University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan)
,
Iwata Makoto
(University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan)
,
Nishikawa Hiroaki
(University of Tsukuba,College of Information Science, School of Informatics,Ibaraki,Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
iEECON
ページ:
1-5
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)