文献
J-GLOBAL ID:202002287348879377
整理番号:20A0821261
行列乗算のための電力効率の良い近似収縮アレイアーキテクチャの設計と評価【JST・京大機械翻訳】
Design and Evaluation of a Power-Efficient Approximate Systolic Array Architecture for Matrix Multiplication
著者 (4件):
Waris Haroon
(Nanjing University of Aeronautics and Astronautics,College of EIE,Nanjing,China,211106)
,
Wang Chenghua
(Nanjing University of Aeronautics and Astronautics,College of EIE,Nanjing,China,211106)
,
Liu Weiqiang
(Nanjing University of Aeronautics and Astronautics,College of EIE,Nanjing,China,211106)
,
Lombardi Fabrizio
(Northeastern University,Department of ECE,Boston,MA,USA,02115)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
SiPS
ページ:
13-18
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)