文献
J-GLOBAL ID:202102223262947067
整理番号:21A0235654
ハイブリッドFinFET-メモリスタ技術における250MHz~1.6GHz位相同期ループ設計【JST・京大機械翻訳】
A 250 MHz-to-1.6 GHz Phase Locked Loop Design in Hybrid FinFET-Memristor Technology
著者 (2件):
Adesina Naheem Olakunle
(Louisiana State University,Division of Electrical and Computer Engineering,Baton Rouge,LA,USA,70803)
,
Srivastava Ashok
(Louisiana State University,Division of Electrical and Computer Engineering,Baton Rouge,LA,USA,70803)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
UEMCON
ページ:
0901-0906
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)