文献
J-GLOBAL ID:202102229116989426
整理番号:21A0151681
近閾値電圧回路設計のためのロバストなクロックツリー合成【JST・京大機械翻訳】
Robust Clock Tree Synthesis for Near-threshold-voltage Circuits Design
著者 (4件):
Xu Zhenyu
(School of Microelectronics, Southeast University,Wuxi,Jiangsu,214000)
,
Song Xiangnan
(School of Microelectronics, Southeast University,Wuxi,Jiangsu,214000)
,
Qin Zexin
(School of Microelectronics, Southeast University,Wuxi,Jiangsu,214000)
,
Wang Xuexiang
(National ASIC System Engineering Research Center, School of Electronic Science & Engineering, Southeast University,Nanjing,China,210096)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
ICSICT
ページ:
1-3
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)