文献
J-GLOBAL ID:202102229834167071
整理番号:21A0539623
現代プロセッサにおけるシステムレベル電力管理アーキテクチャの非機能戦略の形式的検証【JST・京大機械翻訳】
Formal Verification of Non-Functional Strategies of System-Level Power Management Architecture in Modern Processors
著者 (3件):
Sharafinejad Reza
(School of Electrical and Computer Engineering College of Engineering, University of Tehran,Tehran,Iran)
,
Alizadeh Bijan
(School of Electrical and Computer Engineering College of Engineering, University of Tehran,Tehran,Iran)
,
Nikoubin Tooraj
(University of Texas at Dallas,Department of Electrical and Computer Engineering,Dallas,US)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
DCAS
ページ:
1-6
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)