文献
J-GLOBAL ID:202102240161776076
整理番号:21A0231748
ベジック乗算器,アレイ乗算器および結合整数および浮動小数点乗算器(CIFM)を用いた32ビット複素浮動小数点乗算器の実現【JST・京大機械翻訳】
Implementation of 32-Bit Complex Floating Point Multiplier Using Vedic Multiplier, Array Multiplier and Combined integer and floating point Multiplier (CIFM)
著者 (4件):
Rathod Rahul
(PES University,Department of Electronics and Communication Engineering,Bengaluru,560085)
,
Ramesh P
(PES University,Department of Electronics and Communication Engineering,Bengaluru,560085)
,
Zele Pratik S
(PES University,Department of Electronics and Communication Engineering,Bengaluru,560085)
,
Y Annapurna K
(PES University,Department of Electronics and Communication Engineering,Bengaluru,560085)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
INOCON
ページ:
1-5
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)