文献
J-GLOBAL ID:202102244251338026
整理番号:21A0150182
PageRankグラフ処理のためのFPGAベースの並列アーキテクチャ【JST・京大機械翻訳】
A FPGA based intra-parallel architecture for PageRank graph processing
著者 (5件):
Guoqiang Mei
(Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085)
,
Rui Hao
(Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085)
,
Jiangwei Wang
(Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085)
,
Hongwei Kan
(Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085)
,
Rengang Li
(Inspur (Beijing) Electronic Information Industry Co. ltd.,Beijing,100085)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
EDGE
ページ:
31-38
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)