文献
J-GLOBAL ID:202102248680706116
整理番号:21A0064588
22nm FDSOIにおけるサブ2us沈降による高速ロッキング5.8-7.2GHz分数Nシンセサイザ【JST・京大機械翻訳】
A Fast Locking 5.8-7.2-GHz Fractional-N Synthesizer With Sub-2-us Settling in 22-nm FDSOI
著者 (8件):
Prinzie Jeffrey
(Department of Electrical Engineering, KU Leuven, Geel, Belgium)
,
Andrabi Shuja
(Mediatek, Cambourne, U.K.)
,
Beghein Christophe
(Mediatek, Cambourne, U.K.)
,
Cao Changhua
(Mediatek, Austin, TX, USA)
,
Chen Hsinhua
(Mediatek, Austin, TX, USA)
,
Guo Xiaochuan
(Mediatek, Austin, TX, USA)
,
Strange Jon
(Mediatek, Cambourne, U.K.)
,
Tenbroek Bernard
(Mediatek, Cambourne, U.K.)
資料名:
IEEE Solid-State Circuits Letters
(IEEE Solid-State Circuits Letters)
巻:
3
ページ:
546-549
発行年:
2020年
JST資料番号:
W3688A
ISSN:
2573-9603
CODEN:
ISCLCN
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)