文献
J-GLOBAL ID:202102254760093727
整理番号:21A0149028
スパイキングニューラルネットワークハードウェア実装のための輻輳を意識したルーティングアルゴリズムによる低電力および低面積ルータ【JST・京大機械翻訳】
A Low Power and Low Area Router With Congestion-Aware Routing Algorithm for Spiking Neural Network Hardware Implementations
著者 (4件):
Pu Junran
(School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore)
,
Goh Wang Ling
(School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore)
,
Nambiar Vishnu P.
(IC-Design Department, A*STAR, Institute of Microelectronics (IME), Singapore)
,
Do Anh Tuan
(IC-Design Department, A*STAR, Institute of Microelectronics (IME), Singapore)
資料名:
IEEE Transactions on Circuits and Systems 2: Express Briefs
(IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻:
68
号:
1
ページ:
471-475
発行年:
2021年
JST資料番号:
W0347A
ISSN:
1549-7747
CODEN:
ITCSFK
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)