文献
J-GLOBAL ID:202102268973020709
整理番号:21A0986722
低電力および高密度応用のための並列プレフィックスに基づく修正ステージ間バイナリコンパレータ【JST・京大機械翻訳】
A Modified Inter-Stage Binary Comparator Based on Parallel Prefix for Low Power and High-Density Applications
著者 (3件):
Kumar Rahul
(Microelectronics and VLSI Lab NIT,Patna,Bihar,India,800005)
,
Shaleen
(Microelectronics and VLSI Lab NIT,Patna,Bihar,India,800005)
,
Singh Sangeeta
(Microelectronics and VLSI Lab NIT,Patna,Bihar,India,800005)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
UPCON
ページ:
1-6
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)