文献
J-GLOBAL ID:202102269003841004
整理番号:21A0150464
高位合成を用いたFPGA加速のためのAES-GCMの最適化実装【JST・京大機械翻訳】
An Optimized Implementation of AES-GCM for FPGA Acceleration Using High-Level Synthesis
著者 (6件):
Takaki Tsubasa
(The Univ. of Electro-Communications,Tokyo,Japan)
,
Li Yang
(The Univ. of Electro-Communications,Tokyo,Japan)
,
Sakiyama Kazuo
(The Univ. of Electro-Communications,Tokyo,Japan)
,
Nashimoto Shoei
(Mitsubishi Electric Corporation,Kamakura,Japan)
,
Suzuki Daisuke
(Mitsubishi Electric Corporation,Kamakura,Japan)
,
Sugawara Takeshi
(The Univ. of Electro-Communications,Tokyo,Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
GCCE
ページ:
176-180
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)