文献
J-GLOBAL ID:202102271298119244
整理番号:21A1599873
Elbrusプロセッサのキャッシュメモリにおけるデータ圧縮機構の設計【JST・京大機械翻訳】
Design of Data Compression Mechanism in Cache Memory of Elbrus Processors
著者 (2件):
Kozhin Aleksey S.
(AO “MCST”,Department of Design and Verification of Multicore Microprosessors,Moscow,Russia)
,
Surchenko Alexander V.
(AO “MCST”,Department of Design and Verification of Multicore Microprosessors,Moscow,Russia)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
En&T
ページ:
1-5
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)