文献
J-GLOBAL ID:202102288341408831
整理番号:21A0234842
マルチレベルインバータトポロジーの設計と開発【JST・京大機械翻訳】
Design and Development of Multilevel Inverter Topology
著者 (5件):
Pandey Manisha
(VNIT,Dept. of Electrical Engineering,Nagpur,India)
,
Borghate Vijay B.
(VNIT,Dept. of Electrical Engineering,Nagpur,India)
,
Gajbhiye Kalyani M.
(VNIT,Dept. of Electrical Engineering,Nagpur,India)
,
Sabyasachi Sidharth
(VNIT,Dept. of Electrical Engineering,Nagpur,India)
,
Gobburi Hari Babu
(VNIT,Dept. of Electrical Engineering,Nagpur,India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
STPEC
ページ:
1-6
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)