文献
J-GLOBAL ID:202102299000370424
整理番号:21A0446115
高いスプリ抑制を有するFPGAベースの実時間レーダターゲットシミュレータ【JST・京大機械翻訳】
An FPGA based real-time radar target simulator with high spur suppression
著者 (4件):
Zhang Jingchao
(Harbin Institute of Technology,School of Electronics and Information Engineering,Harbin,China)
,
Zhang Lixin
(Harbin Institute of Technology,School of Electronics and Information Engineering,Harbin,China)
,
Gao Peiwen
(Harbin Institute of Technology,School of Electronics and Information Engineering,Harbin,China)
,
Shen Feng
(Harbin Institute of Technology,School of Electronics and Information Engineering,Harbin,China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
ICSP
ページ:
126-130
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)