文献
J-GLOBAL ID:202202233905092018
整理番号:22A0778855
8ビット共有指数Bias浮動小数点と多重方向融合多重加算ツリーを持つニューラルネットワーク訓練プロセッサ【JST・京大機械翻訳】
A Neural Network Training Processor With 8-Bit Shared Exponent Bias Floating Point and Multiple-Way Fused Multiply-Add Trees
著者 (3件):
Park Jeongwoo
(Graduate School of Convergence Science and Technology, Seoul National University, Seoul, South Korea)
,
Lee Sunwoo
(Graduate School of Convergence Science and Technology, Seoul National University, Seoul, South Korea)
,
Jeon Dongsuk
(Graduate School of Convergence Science and Technology, Seoul National University, Seoul, South Korea)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
57
号:
3
ページ:
965-977
発行年:
2022年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)