文献
J-GLOBAL ID:202202243530468517
整理番号:22A0977206
効率的な回路実装のための二値化ニューラルネットワークの論理合成【JST・京大機械翻訳】
Logic Synthesis of Binarized Neural Networks for Efficient Circuit Implementation
著者 (2件):
Chi Chia-Chih
(Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan)
,
Jiang Jie-Hong R.
(Department of Electrical Engineering, Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
41
号:
4
ページ:
993-1005
発行年:
2022年
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)