文献
J-GLOBAL ID:202202251337350447
整理番号:22A1101230
デバイス数と低全定電圧を低減した新しいフォールトトレラントマルチレベルインバータ構造【JST・京大機械翻訳】
A New Fault-Tolerant Multilevel Inverter Structure With Reduced Device Count and Low Total Standing Voltage
著者 (2件):
Peddapati Sankar
(Department of Electrical Engineering, National Institute of Technology Andhra Pradesh, Tadepalligudem, India)
,
Prasadarao K V. S.
(Department of Electrical and Electronics Engineering, Shri Vishnu Engineering College for Women, Bhimavaram, India)
資料名:
IEEE Transactions on Power Electronics
(IEEE Transactions on Power Electronics)
巻:
37
号:
7
ページ:
8333-8344
発行年:
2022年
JST資料番号:
D0211B
ISSN:
0885-8993
CODEN:
ITPEE8
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)