文献
J-GLOBAL ID:202202276671261984
整理番号:22A1086932
低電力アナログ加速器のためのシナプスパストランジスタの幾何学的最適化規則【JST・京大機械翻訳】
A Geometrical Optimization Rule of the Synaptic Pass-Transistor for a Low Power Analog Accelerator
著者 (4件):
Cha Danyoung
(Department of Electronics Engineering, Pusan National University, Pusan, South Korea)
,
Kang Yeonsu
(Department of Electronics Engineering, Pusan National University, Pusan, South Korea)
,
Lee Soobin
(Department of Electronics Engineering, Pusan National University, Pusan, South Korea)
,
Lee Sungsik
(Department of Electronics Engineering, Pusan National University, Pusan, South Korea)
資料名:
IEEE Access
(IEEE Access)
巻:
10
ページ:
35120-35130
発行年:
2022年
JST資料番号:
W2422A
ISSN:
2169-3536
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)